



TITLE:

Motion Estimation and Compensation Hardware Architecture with Hierarchy of Flexibility in Video Encoder LSIs(Abstract_要 旨)

AUTHOR(S):

Nitta, Koyo

CITATION:

Nitta, Koyo. Motion Estimation and Compensation Hardware Architecture with Hierarchy of Flexibility in Video Encoder LSIs. 京都大学, 2015, 博士(情報学)

ISSUE DATE:

2015-03-23

URL:

<https://doi.org/10.14989/doctor.k19138>

RIGHT:

All Figures in Chapter 3, Chapter 4, and Chapter 5, except for Figure 5.6, 5.7, and 5.10 are copyrighted by the Institute of Electronics, Information and Communication Engineers (IEICE).

(続紙 1)

京都大学	博士（情報学）	氏名	新田 高庸
論文題目	Motion Estimation and Compensation Hardware Architecture with Hierarchy of Flexibility in Video Encoder LSIs		
<p>（論文内容の要旨）</p> <p>本論文では、高画質かつ高機能な映像符号化LSIの実現を目指し、階層的な柔軟性を持つ動き検出／動き補償（ME/MC）ハードウェア・アーキテクチャの提案を行っている。ME/MCハードウェアに機能ブロック、スレッド、命令のそれぞれのレベルでの柔軟性を導入することで、入力映像への適応性の向上や幅広い符号化技術のサポート、機能拡張を実現するアーキテクチャを提案しており、全6章から成っている。</p> <p>第1章は序論である。これまで映像符号化規格が標準化される毎に実時間符号化を実現するLSIが多数発表されているが、その多くは回路規模や消費電力の低減を指向しており、映像符号化規格が本来持つ放送局等に向けた様々な高画質化や多機能化の仕様が省略されていることを指摘している。これらを実現する手段として、特にME/MCハードウェア・アーキテクチャに着目し、画質や機能拡張性の点で映像符号化規格の持つ性能を最大限に引き出すための階層的な柔軟性という概念を導入している。</p> <p>第2章では、本論文が対象とするME/MCについて解説している。これまで提案されてきたアルゴリズムを3つのカテゴリに分類するとともに、これまでの映像符号化規格で採用されてきたME/MCの拡張についても概観している。</p> <p>第3章では、1チップMPEG-2映像符号化LSIに搭載された、機能ブロック・レベルの柔軟性を持つME/MCアーキテクチャを提案している。映像符号化LSIは通常、互いに通信し合う複数の機能ブロックにより構成され、全体として符号化機能を提供する。この機能ブロック間の通信タイミングに柔軟性を持たせることができるアーキテクチャの採用により、入力映像の特性に応じた適応的なME/MCを実現する手法を提案している。提案手法により、PSNRで1.2dBの高画質化を実現したことを示している。</p> <p>第4章では、命令レベルの柔軟性を持つSIMD型マクロブロック・プロセッサ（SIMD）を提案している。SIMDの持つ命令レベルの柔軟性により、半画素精度予測や双方向予測、フィールド／フレーム適応予測等、多くのMPEG-2の符号化技術のサポートを実現している。また、さらなる性能向上のために、補間画素生成回路やバッファ・アクセスを効率化するメモリ・アーキテクチャの採用、命令セットの改善等のアーキテクチャの最適化により、符号化処理に必要な柔軟性を維持し同等の回路規模を保ちながら、従来回路の1.5倍の性能向上を達成している。</p> <p>第5章では、H.264/AVCで新たに導入された自由度の高い複数参照画像動き補償を効率的に実現するために、スレッド・レベルの柔軟性を持つME/MCアーキテクチャを提案している。動きベクトル探索をスレッドと呼ぶ小単位の探索に分解し、スレッドの組み合わせをプログラム可能とすることで、複数参照動き補償や重み付き動き補償といったH.264/AVCで新たに導入された符号化技術のサポートを実現するとともに、トランスコーディングや2パス符号化等の放送基盤向けの機能拡張も実現している。本アーキテクチャが搭載されたLSIは、参照ソフトウェアであるJMと同等の画質を達成していることも示している。</p> <p>第6章は結論であり、本論文により得られた結果と今後の展望をまとめている。</p>			

注) 論文内容の要旨と論文審査の結果の要旨は1頁を38字×36行で作成し、合わせて、3,000字を標準とすること。

論文内容の要旨を英語で記入する場合は、400～1,100 wordsで作成し
審査結果の要旨は日本語500～2,000字程度で作成すること。

(論文審査の結果の要旨)

本論文は、高画質かつ高機能な映像符号化LSIの実現を目的として、映像符号化で最も演算量の多い動き検出／動き補償 (ME/MC) 処理のハードウェア・アーキテクチャに階層的な柔軟性を導入することにより、入力映像への適応性の向上や幅広い符号化技術のサポート、機能拡張を実現する手法を提案している。本論文で得られた成果は以下のとおりである。

1. 入力映像の特性に応じて、動きベクトルの探索範囲や各種符号化モード判定のしきい値、量子化処理で用いる量子化パラメータ等を適応的に制御するシーン適応型アルゴリズムを提案した。動きベクトル探索範囲の制御では、従来、高々ピクチャに1回のシフト量の制御であったのに対し、スライスごとにシフト制御可能なエリア・ホッピング手法を提案するとともに、実時間符号化では困難とされていた、探索範囲拡大による動きベクトル自身の符号量の増大を最小化する適応的f_code設定手法を提案した。これらのシーン適応型アルゴリズムをハードウェアで実現するために、機能ブロック間の通信タイミングを可変とするアーキテクチャを提案し、実験により高画質化の効果を確認した。
2. MPEG-2でME/MCに導入された半画素精度予測や双方向予測、フィールド／フレーム適応予測といった幅広い符号化技術のサポートや、色差信号のデータ量が従来の2倍ある4:2:2フォーマットの符号化の実現のために、命令レベルの柔軟性を持つSIMD型マクロブロック・プロセッサを提案した。このSIMDプロセッサでは、1次元に配列したプロセッシング・エレメント間の通信により、動き検出の効率的な実行を可能にした。さらに、特定演算回路の追加やI/Oスループットの向上、命令セットの最適化といったSIMDアーキテクチャの改良により、演算性能の向上を実現するとともに、定量的評価によりその効果を確認した。
3. H. 264/AVCで新たに採用された複数参照画像動き補償に対応するため、スレッド・レベルの柔軟性を導入したハードウェア・アーキテクチャを提案した。本アーキテクチャでは、動き検出をスレッドと呼ぶ動きベクトル探索の単位処理に分解し、スレッドをプログラムにより自由に組み合わせることを可能としている。さらに、入力映像を符号化前に事前に解析する機能と連携させることで、自動的な重み付き動き補償の実現や、動きベクトルの継承符号化も可能としている。これらにより、参照ソフトウェアであるJMと同等の画質を達成していることを定量的に示した。

以上、本論文は、高画質かつ高機能な映像符号化LSIの実現という課題に対し、階層的な柔軟性を持つME/MCハードウェア・アーキテクチャを提案して、画質や性能の向上を定量的に評価している。本論文の内容は、学術上、応用上ともに関連する分野の発展に寄与するところが少なくない。よって本論文は博士（情報学）の学位論文として価値あるものとして認める。また、平成27年2月16日に実施した論文内容とそれに関連した口頭試問の結果合格と認めた。

注) 論文審査の結果の要旨の結句には、学位論文の審査についての認定を明記すること。
更に、試問の結果の要旨（例えば「平成 年 月 日論文内容とそれに関連した口頭試問を行った結果合格と認めた。」）を付け加えること。

Webでの即日公開を希望しない場合は、以下に公開可能とする日付を記入すること。
要旨公開可能日： 年 月 日以降